多个独立的任务在一对一基础上分配给每个处理器，每个处理器的处理过程采用标准ANSIC或汇编语言进行编程。每个互连由工程师进行描述和配置，这就允许工程师根据特定应用的需求对通信进行优化。

　　在本质上，编程模式是一个方块图，每个方块是自包含的，并通过明确定义的信号互连。理论范例是“顺序通信”，但“适用于DSP的对象导向编程”是另一个描述，每个处理程序封装在一个单独的DSP内，它可在该DSP上独立执行，并仅按定义好的方式通过严格类型的链接与其它DSP进行通信。这使得开发过程可以更快，因为集成和验证变得非常容易。

　　因此，多内核系统的设计师可以通过选择正确的通信架构、实现本地和全局寄存器资源的正确平衡解决许多问题。一个高效的通信交换结构甚至能够通过内核之间的直接数据传输取代存储器读写。

　　有些架构的关键瓶颈之一已经是互连带宽，或更准确地说是信号流的允许复杂度。例如，一些架构使用“NEWS”或“最近的邻居”连接，这很快就限制了处理器的使用。而在picoArray架构下，每个阵列包括一个32位通信链接的正方形网孔，它在水平和垂直线交汇处采用了开关矩阵单元。每个执行单元都有到网孔的多端口通道。通过在编译时定义开关矩阵的状态，网孔可配置成允许各单元之间进行任何通信，包括多路结构如扇出和扇入。

　　这一方法可在各单元之间提供专有的确定性通信，每个单元被视为运行独立的处理程序。由于这些单元的行为表现像“提供者和消费者”，即自动处于等待状态直到它们遇到请求时某个结果变成有效，从编程的角度来看，它们就可被当作异步功能调用。此时不需要任何形式的总线仲裁，从而可在硅片面积和程序执行速度两方面降低通信开销。

　　这一通信资源和设计基础架构的结合意味着，任务可以模块化方式进行编程、验证和调试，因为我们认识到，尽管系统是集成的，但其各个组成部分将继续与它们被单独验证时一样工作（亦即“你仿真的就是你所得到的”）。这些相同的特性意味着，picoArray架构随着处理单元数量的增加，可提供绝对线性性能改善：随着半导体工艺一代一代地向前发展，这一架构可有效地替代传统的时钟频率路线。

　　多内核架构被呼吁解决的最终问题是一个人性化问题。许多年来，芯片已变得如此巨大以致于设计工程师不可能再从头开始理解它们，并设计或使用它们。所以设计师和编程人员已经要依靠越来越高的抽象级来帮助理解。

　　但在65nm节点及以下，这也已经变得不可能。信号完整性、时钟抖动和许多其它小范围约束已经变成很突出的问题，并已使得设计工程师发现不可能再从头开始或基于上一代产品的抽象描述设计新的大型芯片。不过，多内核架构提供了一种新的抽象模型，它允许设计工程师充分利用90nm以下芯片提供的数量庞大的晶体管。而且，就像我们已经看到的那样，当我们设计更小的子单元时，只要该设计随后能借助一个精心设计的通信基础架构‘扩大’，设计、验证和确认都可能变得更容易。

　　结论

　　自JackKilby和BobNoyce分别在上世纪50年代后期提出硅平面工艺以来，半导体工业一直在“更小和更快”的鼓声中前进。但到了今天，传统的推动力量（片上更多的晶体管和更高的时钟速度）已经用尽了。现在设计师需要开始考虑“更智能”，即便它意味着要超过人类几十年来积累的智慧。随着象picoArray这样的带几百个内核的产品进入批量生产阶段，以及它可被工程师采用在主流应用（如3G和WiMAX基带）处理中获得广泛应用的标准工具轻松进行编程，多内核架构在今天和未来的这一新工业秩序中看来将必然起一个关键的作用。